Dolphin Smash

Dolphin bumasag ay isang libreng halo-halong-signal at multi-wika simulator para sa PCB at IC disenyo. Umaabot ito ng kakayahan nito para sa halo-halong signal sensitivity-aaral at code-coverage, upang matukoy ang circuit kahinaan para sa DfM malay-tao at designer upang makita ang mga bahid sa Virtual Testbenches.

Ano ang bagong sa paglabas:

• Ang bersyon na ito ay nagpapabuti sa paglo-load ng runtime ng malaking Verilog mga file na may isang mahalagang numero ng port at ipinapatupad ng suporta ng .malias direktiba upang italaga ang isang alias sa isang modelo o pangalan ng sub-circuit, kasama ang isang bilang ng mga menor de edad pagwawasto.

Ano ang bagong sa bersyon 5.19.0:

• Ang bersyon na ito ipinapatupad ng mga malaking pagpapabuti sa Instantiation ng mga modelong pang-asal (HDL / HDL-AMS) sa Spice netlists na may halo-halong macro-modelo, mas mahusay na kakayahan sa multi-threading upang madagdagan ang lumilipas bilis simulation ng analog disenyo, Monte Carlo at sweep pinag-aaralan sa logic disenyo, isang domain pangkulay viewer na may phase at laki sa panonood,. MODEL para sa Verilog-A pandayan modelo, .NRT para sa pagpareho ng pagsuri sa pagitan ng waveforms, at ang kakayahan upang tukuyin ang isang direktoryo upang i-redirect ang lahat ng output file.

Ano ang bagong sa bersyon 5.18.0:

• Ang bersyon na ito ipinapatupad ng mga malaking pagpapabuti sa mga domain na pangulay para sa unang pagtatantya ng poste / zero lokasyon, isang .PZ panuto para sa pol / zero-aaral, sa suporta ng .wav file bilang ouput ng mga disenyo ng logic, at CCS mga function sa pagse-segment pagkuha ng pagpoproseso.

Ano ang bagong sa bersyon 5.17.0:

• Ang bersyon na ito ipinapatupad ng pangunahing mga pagpapabuti kasama ang mga pinalawak na badya Batay Pag-verify ng (ABV) kakayahan sa SystemVerilog Assertions (SVA), pagsunod sa Verilog-AMS wreal para sa Real nagkakahalaga model (RVM), nadagdagan Verilog HDL-at Verilog-A pagsunod wika, napabuti HSpice sa pagiging tugma sa .IF, .ELSIF, .ELSE, .ENDIF kondisyong makabuo ng mga pahayag, at pinabilis na circuit load, Monte Carlo at Maglimas pag-aaral.

Ano ang bagong sa bersyon 5.16.2:

• Ang bersyon na ito ay naghahatid ng isang makabuluhang pagtaas sa bilis para sa paglo-load ng mga file Spice library at circuits, lalo na makabuluhang kapag ina-access ng mga file sa disk mabagal network.
• Ang isang bilang ng mga menor pagpapahusay at mga pag-aayos ay din ginawa.

Ano ang bagong sa bersyon 5.15.2:

• Ang bilang ng mga depekto ay itatama at ilang mga menor de edad pagpapabuti ay ipinatupad.

Ano ang bagong sa bersyon 5.15.1:

• bumasag - Viewer:
• Pagpapabuti:
• Nagdagdag ng menu sa 'kulungan ng mga tupa ang lahat ng' at 'magbuka lahat' item sa text editor (DDIsa05778 - bumasag 5.15.0).
• Idinagdag isang pagpipilian sa & quot; Magdagdag ng mga bakas & quot; na nagbibigay-daan sa trace logic vectors dialog bilang unsigned halaga sa analog mga graph (DDIsa05953 - bumasag 5.15.0).
• Idinagdag right-click menu entry sa panel ng circuit na nagbibigay-daan upang alisin ang mga kamakailang circuits (DDIsa05981 - bumasag 5.15.0).
• Idinagdag menu entry upang ipakita / itago ang kaliwa at ibaba pane na maaaring dati lamang gawin sa pamamagitan ng pag-double click sa
• splitters (DDIsa06032 - bumasag 5.15.1).
• ipinatupad sa pag-export ng pag-setup ng application sa direktoryo circuit at pag-edit ng circuit tutol fi guration gamit ang dialog ng mga kagustuhan (DDIsa06034 - bumasag 5.15.1).
• Ipinatupad ang posibilidad na mag-ugnay ng isang script Tcl may circuit para magparehistro circuit speci fi c function hook (DDIsa06098 - bumasag 5.15.1).
• Pinahusay na pangangasiwa ng control simulator fi le update upang ang mga orihinal fi le ay hindi nasira kapag walang iniwan sa space
• disk (DDIsa06209 - bumasag 5.15.1)
.
• Modi fi cations:
• Modi fi ed pangangasiwa ng FFT dialog na nagbibigay-daan sa speci fi kation ng isang negatibong oras (DDIsa04663 - bumasag 5.15.0)
.
• Modi fi ed bumasag naka-embed Wine build sa ilalim ng Linux upang alisin ang maraming Xlib mga mensahe ng error na ibinigay kapag tumatakbo
• ipakita sa isang Cygwin X server (DDIsa05532 - bumasag 5.15.0)
.
• Ipinatupad ng default na temperatura patas sa 25 degC kapag ang HSPICE FL avor ay napili (DDIsa05790 - bumasag 5.15.0).
• Modi fi ed henerasyon ng operating-point fi le sa gayon ang data na iyon logic na may kaugnayan ay hindi output sa pamamagitan ng default at maaaring paganahin sa pamamagitan
• ang mga kagustuhan ng application (DDIsa05154 - bumasag 5.15.1).
• ed Modi fi ang 'op' parameter ng kautusan '.AC' at '.NOISE' na dapat na may parehong mga default na halaga (DDIsa06037 - bumasag 5.15.1).
• Nawastong embeddedWinelib upang payagan ang pag-load fi les na may napaka-haba ng mga pangalan landas sa ilalim ng Linux (DDIsa06193 - bumasag 5.15.1).
• Bug fi Xing:
• Nawastong Wine bersyon ng bumasag upang ma-load ang circuits na nangangailangan ng higit sa 600 Mb ng memorya ilalaan (DDIsa05525 - bumasag 5.15.0).
• Nawastong ang pagpapakita ng mga panloob na mga dami ng VHDL-AMS sa dialog add trace (DDIsa06096 - bumasag 5.15.1).
• Nawastong sa pangangasiwa ng '.TRACE' direktiba na hindi dapat maging sensitibo sa waveform 'ONOISE' kaso sa panahon ng ingay sa pagtatasa (DDIsa06106 - bumasag 5.15.1).
• MAITATAMA-e-export ng audio fi les mula sa & quot; Audio File ... & quot; dialog na ay aborting na may isang error na mensahe (DDIsa06117 - bumasag 5.15.1)
.
• Nawastong SNR & THD computations kapag gumanap sa isang generic na window mula sa .FFT resulta fi le (DDIsa06192 - bumasag 5.15.1).
• Nawastong pangangasiwa ng FFT waveforms mula * .fft.amf sa mga generic na mga window nang sa gayon na sila ay Ika-clamp sa -400dB sa halip na -300dB (DDIsa06240 - bumasag 5.15.1).
• Nawastong pangangasiwa ng update check na maaaring magdulot bumasag ng pag-crash sa pagkakaroon ng isang walang laman na pagbabago entry (DDIsa06242 - bumasag 5.15.1).
• Nawastong waveform superposing na ay hindi pinagana para sa logic simulation (DDIsa06258 - bumasag 5.15.1)
.
• Nawastong ang pagpapakita ng mga halaga sa Tera (DDIsa06264 - bumasag 5.15.1).
• bumasag - Batch:
• Pagpapabuti:
• Ipinatupad ang posibilidad na mag-ugnay ng isang script Tcl may circuit para magparehistro circuit speci fi c function hook (DDIsa06098 - bumasag 5.15.1).
• Modi fi cations
• Nawastong embeddedWinelib upang payagan ang pag-load fi les na may napaka-haba ng mga pangalan landas sa ilalim ng Linux (DDIsa06193 - bumasag 5.15.1).
• Bug fi Xing:
• Nawastong Wine bersyon ng bumasag upang ma-load ang circuits na nangangailangan ng higit sa 600 Mb ng memorya ilalaan (DDIsa05525 - bumasag 5.15.0).
• bumasag - Kernel
• Pagpapabuti:
• Ipinatupad suporta ng kautusang '.OPTION TNOM = Val' para sa pagiging tugma sa HSPICE (DDIsa05531 - bumasag 5.15.0).
• Ipinatupad ang pamamahala ng mga modelong C-Logic gamit ang teknolohiya ng in-house Binary Simulation ng Modelo (BSM) (DDIsa05602 - bumasag 5.15.0).
• Ipinatupad ang suporta ng semi-colon ';' bilang in-line character na komento para sa PSPICE FL avor (DDIsa05769 - bumasag 5.15.0).
• Pinahusay na ang DC pagkuha ng ginamit ng FFT (DDIsa05774 - bumasag 5.15.0).
• Ipinatupad ng default na temperatura patas sa 25 degC kapag ang HSPICE FL avor ay napili (DDIsa05790 - bumasag 5.15.0).
• Pinabilis na ang pag-load ng FL attened Spice netlists (DDIsa05791 - bumasag 5.15.0).
• Added & quot; lang = & quot; pagpipilian sa .LIB direktiba upang payagan ang pagtukoy sa wika ng paglalarawan ng hardware (DDIsa05895 - bumasag 5.15.0).
• Septiyembre 30, 2010 Page 10 / 23SMASH 5.15.1, kuripot 2.4.1 at ang nagkakalog 5.15.1 Bagong Tampok
• Ipinatupad pinabuting Spice sa pag-parse upang pabilisin ang pag-parse ng at magbigay ng mas mahusay na error sa pag-uulat kabilang ang fi le at mga numero ng linya (DDIsa01619 - bumasag 5.15.1).
• Pinahusay na tagpo para sa ilang PSPICE mga modelo sa pamamagitan ng pagpapabuti Naghahanap ng di- fi nite (Nan) na mga halaga sa panahon ng operating-point at lumilipas pagtatasa (DDIsa03199 - bumasag 5.15.1).
• Ipinatupad Spice sa pag-parse ng .INCLUDE direktiba sa mga sub-circuits para sa HSPICE compatibility (DDIsa04326 - bumasag 5.15.1).
• Ipinatupad Spice sa pag-parse ng .LIB direktiba sa mga sub-circuits para sa HSPICE compatibility (DDIsa05538 - bumasag 5.15.1).
• Ipinatupad ang pamamahala ng per-circuit tutol fi kagustuhan guration (DDIsa06035 - bumasag 5.15.1).
• Ipinatupad ang posibilidad na mag-ugnay ng isang script Tcl may circuit para magparehistro circuit speci fi c function hook (DDIsa06098 - bumasag 5.15.1).
• Pinahusay na pangangasiwa ng control simulator fi le update upang ang mga orihinal fi le ay hindi nasira kapag walang natitira sa disk (DDIsa06209 - bumasag 5.15.1) espasyo.
• Modi fi cations:
• Modi fi ed pangangasiwa ng analog simulation upang itigil ang simulation kapag hindi maaaring nakasulat na data waveform sa binary fi les, para sa
• Halimbawa kapag walang disk space kung magagamit (DDIsa05907 - bumasag 5.15.0).
• Nagbago isang error na mensahe sa isang mensahe ng babala kapag nabigo ang paraan ng tagpo PowerUp sa panahon ng isang pagsusuri operating-point (DDIsa05980 - bumasag 5.15.0).
• Modi fi ed ang mga limitasyon para sa Spice kit kapag ginagamit ang pagpipiliang Discovery (DDIsa06011 - bumasag 5.15.0).
• Modi fi ed henerasyon ng operating-point fi le sa gayon ang data na iyon logic na may kaugnayan ay hindi output sa pamamagitan ng default at maaaring paganahin sa pamamagitan ng mga kagustuhan ng application (DDIsa05154 - bumasag 5.15.1).
• Modi fi ed pangangasiwa ng mga signal ng logic sa isang Verilog circuit hierarchy ng pagkonekta Spice sub-circuits upang hindi makalikha ng mga hindi kinakailangang mga aparato interface (DDIsa05442 - bumasag 5.15.1).
• ed Modi fi ang 'op' parameter ng kautusan '.AC' at '.NOISE' na dapat na may parehong mga default na halaga (DDIsa06037 - bumasag 5.15.1).
• Modi fi ed pangangasiwa ng pinagsama-sama paglalarawan logic nang sa gayon ay ma-load ang BSM intermediate fi les kapag ang Verilog source code ay hindi magagamit (DDIsa06186 - bumasag 5.15.1).
• Nawastong embeddedWinelib upang payagan ang pag-load fi les na may napaka-haba ng mga pangalan landas sa ilalim ng Linux (DDIsa06193 - bumasag 5.15.1).
• Na-optimize ang pamamahala ng maramihang mga pag-block nagtatalaga sa isang signal sa parehong delta-ikot ng (DDIsa06281 - bumasag 5.15.1).
• Bug fi Xing:
• Nawastong pamamahala ng Spice sa Verilog Instantiation kapag pagpasa sa Spice tunay na mga parameter sa Verilog mga parameter ng integer (DDIsa03293 - bumasag 5.15.0).
• Nawastong ang pag-compute ng analog kapangyarihan kapag Spice device ay direktang instantiated mula sa Verilog-A (DDIsa05921 - bumasag 5.15.0).
• Nawastong sa operating-point fi le output kapag ang tagapili ng impormasyon ng device ay naka-set sa & quot; LAHAT impormasyon & quot; (DDIsa05923 - bumasag 5.15.0).
• Nawastong isang tumagas memory na naganap kapag pagsasara ng isang circuit na may .PRINT at .PRINTALL direktiba sa control simulator fi le (DDIsa05946 - bumasag 5.15.0).
• Nawastong VEC_WRITE kung saan ay appending data sa dulo ng VEC fi le kapag ang simulation ay pinatakbo sa ilang mga beses (DDIsa06007 - bumasag 5.15.0).
• Nawastong isang tumagas memory na naganap kapag pagsasara ng isang circuit na may .MEASURE direktiba sa control simulator fi le (DDIsa06008 - bumasag 5.15.0).
• Nawastong isang memory deallocation error kapag bumubuo ng isang .LIB direktiba isang error sa pag-parse na maaaring maging sanhi ng bumasag sa freeze ng (DDIsa06017 - bumasag 5.15.0).
• Nawastong isang pag-crash na maaaring mangyari sa panahon ng pag-aaral operating-point ng circuits sa VHDL-AMS paglalarawan (DDIsa06021 - bumasag 5.15.0).
• Nawastong VEC_READ veri fi cations ng analog template na mali noong Voh at halaga Vol ay hindi tumugma sa VIH at VIL halaga (DDIsa06022 - bumasag 5.15.0).
• Nawastong pagsisimula ng Laplace modelo ng function na maaaring hindi tama sa panahon ng pag-aaral operating-point (DDIsa06026 - bumasag 5.15.0)
.
• Nawastong sa pangangasiwa ng mga hindi nagamit na mga lambat sa Verilog-A mga paglalarawan na nilikha ng mga entry sa matrix at sanhi ng mga problema tagpo (DDIsa05229 - bumasag 5.15.1).
• Nawastong pangangasiwa ng init ng ulo awtomatikong parameter kapag pinag-aaralan tumatakbo sweep (DDIsa05368 - bumasag 5.15.1).
• Nawastong pangangasiwa ng pag-andar talahanayan na nag-crash kapag value 'x' ay hindi de fi Ned sa pagpapataas ng order (DDIsa05969 - bumasag 5.15.1).
• Nawastong ang Verilog-A laplace operator na maaaring magdulot dif fi culties sa Fi nd isang operating-point (DDIsa06027 - bumasag 5.15.1).
• Nawastong dependency sa pangangasiwa ng Verilog fi les na kasama sa 'isama ang mga panuto kung saan ay binalewala ng pamamahala ng dependency. (DDIsa06030 - bumasag 5.15.1)
• Nawastong koneksyon ng signal logic sa isang analog port kung saan ay hindi na paglikha ng isang module na interface (DDIsa06052 -SMASH 5.15.1).
• Correctedmeasurements sa maliit na signal waveform fi les at idinagdag mga alias formeasure direktiba fi le parameter (DDIsa06065 - bumasag 5.15.1).
• Nawastong pangangasiwa ng .JITTER directive kung saan ito ay hindi kinuha pagkatapos i-reload circuit. (DDIsa06080 - bumasag 5.15.1)
• Nawastong isang pag-crash na maaaring mangyari sa panahon ng pagsisimula ng isang Verilog-A signal analog (DDIsa06097 - bumasag 5.15.1).
• Nawastong pangangasiwa ng signal VHDL-AMS DOMAIN kung saan ito ay hindi na-update para sa pagsusuri ng maliit na signal kapag ang isang operatingpoint o lumilipas pagtatasa ay pinatakbo fi rst (DDIsa06103 - bumasag 5.15.1).
• Nawastong sa pangangasiwa ng '.TRACE' direktiba na hindi dapat maging sensitibo sa waveform 'ONOISE' kaso sa panahon ng ingay sa pagtatasa (DDIsa06106 - bumasag 5.15.1).
• Mga Tampok:
• Nawastong binuo ng VCD fi les na maaaring hindi tama ang mga alaala kapag na-traced (DDIsa06108 - bumasag 5.15.1).
• Nawastong isang pag-crash na naganap kapag nagpapatakbo ng maramihang mga operating-point pagtatasa sa batch mode at nagre-redirect ang output sa isang
• fi le (DDIsa06161 - bumasag 5.15.1)
.
• Nawastong sa pag-save ng .FFT resulta fi le kapag & quot; average na & quot; Pinagana (DDIsa06171 - bumasag 5.15.1).
• Nawastong SNR & THD computations kapag gumanap sa isang generic na window mula sa .FFT resulta fi le (DDIsa06192 - bumasag 5.15.1).
• Nawastong nabuo ICD fi le pangalan na nai-save sa off ang isang index sa pamamagitan ng isa kapag nagpapatakbo ng Monte Carlo pagtatasa (DDIsa06211 - bumasag 5.15.1).
• Nawastong pagpapakita ng isang hindi inaasahang resulta panukalang DC fi le mensahe ng error kapag tumatakbo ang sweep at Monte-Carlo pinag-aaralan (DDIsa06234 - bumasag 5.15.1).
• Nawastong sa pangangasiwa ng mga inline na komento simula sa '$' na character sa loob ng mga kautusan (DDIsa06235 - bumasag 5.15.1).
• Nawastong pangangasiwa ng dependency sa pagitan ng init ng ulo parameter at .TEMP directive (DDIsa06245 - bumasag 5.15.1)
.
• Nawastong Spice na maaaring mabigo kapag instantiating maramihang mga sub-circuits (DDIsa06248 - bumasag 5.15.1) sub-circuit Instantiation mula sa mga paglalarawan ng logic.
• Nawastong waveform superposing na ay hindi pinagana para sa logic simulation (DDIsa06258 - bumasag 5.15.1)
.
• Nawastong ang pagpapakita ng mga halaga sa Tera (DDIsa06264 - bumasag 5.15.1).
• Nawastong pangangasiwa ng circuit netlists na may pabilog na dependency library natagpuan sa ilang speci fi c library pandayan fi les na ito ay nagiging sanhi ng pag-crash (DDIsa06276 - bumasag 5.15.1).
• bumasag - Spice:
• Pagpapabuti:
• Ipinatupad suporta ng kautusang '.OPTION TNOM = Val' para sa pagiging tugma sa HSPICE (DDIsa05531 - bumasag 5.15.0).
• Ipinatupad ang suporta ng semi-colon ';' bilang in-line character na komento para sa PSPICE FL avor (DDIsa05769 - bumasag 5.15.0).
• Pinahusay na ang DC pagkuha ng ginamit ng FFT (DDIsa05774 - bumasag 5.15.0).
• Pinabilis na ang pag-load ng FL attened Spice netlists (DDIsa05791 - bumasag 5.15.0).
• bersyon Pinagsama-samang mga modelo Spice device PSP 103.1 (DDIsa05936 - bumasag 5.15.0).
• Ipinatupad pinabuting Spice sa pag-parse upang pabilisin ang pag-parse ng at magbigay ng mas mahusay na error sa pag-uulat kabilang ang fi le at mga numero ng linya (DDIsa01619 - bumasag 5.15.1).
• Pinahusay na tagpo para sa ilang PSPICE mga modelo sa pamamagitan ng pagpapabuti Naghahanap ng di- fi nite (Nan) na mga halaga sa panahon ng operating-point at lumilipas pagtatasa (DDIsa03199 - bumasag 5.15.1).
• Ipinatupad Spice sa pag-parse ng .INCLUDE direktiba sa mga sub-circuits para sa HSPICE compatibility (DDIsa04326 - bumasag 5.15.1).
• Ipinatupad Spice sa pag-parse ng .LIB direktiba sa mga sub-circuits para sa HSPICE compatibility (DDIsa05538 - bumasag 5.15.1).
• Ipinatupad ng suporta para sa iba't ibang pangalan na Verilog-AMS fi les constants.vams at disciplines.vams maaaring magkaroon (DDIsa06152 - bumasag 5.15.1).
• Modi fi cations:
• Modi fi ed pangangasiwa ng analog simulation upang itigil ang simulation kapag hindi maaaring nakasulat na data waveform sa binary fi les, para sa
• Halimbawa kapag walang disk space kung magagamit (DDIsa05907 - bumasag 5.15.0).
• Nagbago isang error na mensahe sa isang mensahe ng babala kapag nabigo ang paraan ng tagpo PowerUp sa panahon ng isang pagsusuri operating-point (DDIsa05980 - bumasag 5.15.0).
• Modi fi ed pangangasiwa ng mga signal ng logic sa isang Verilog circuit hierarchy ng pagkonekta Spice sub-circuits upang hindi makalikha ng mga hindi kinakailangang mga aparato interface (DDIsa05442 - bumasag 5.15.1).
• ed Modi fi ang 'op' parameter ng kautusan '.AC' at '.NOISE' na dapat na may parehong mga default na halaga (DDIsa06037 - bumasag 5.15.1).
• Modi fi ed pangangasiwa ng ingay pinagmumulan nang sa gayon ay hindi palagian ingay ay hindi nakalkula sa panahon ng pag-aaral kapangyarihan-up (DDIsa06221 - bumasag 5.15.1).
• Bug fi Xing:
• Nawastong pamamahala ng Spice sa Verilog Instantiation kapag pagpasa sa Spice tunay na mga parameter sa Verilog mga parameter ng integer (DDIsa03293 - bumasag 5.15.0).
• Nawastong ang pag-compute ng analog kapangyarihan kapag Spice device ay direktang instantiated mula sa Verilog-A (DDIsa05921 - bumasag 5.15.0).
• Nawastong sa operating-point fi le output kapag ang tagapili ng impormasyon ng device ay naka-set sa & quot; LAHAT impormasyon & quot; (DDIsa05923 - bumasag 5.15.0).
• Nawastong isang tumagas memory na naganap kapag pagsasara ng isang circuit na may .PRINT at .PRINTALL direktiba sa control simulator fi le (DDIsa05946 - bumasag 5.15.0).
• Nawastong pangangasiwa ng init ng ulo awtomatikong parameter kapag pinag-aaralan tumatakbo sweep (DDIsa05368 - bumasag 5.15.1).
• Nawastong pangangasiwa ng pag-andar talahanayan na nag-crash kapag value 'x' ay hindi de fi Ned sa pagpapataas ng order (DDIsa05969 - bumasag 5.15.1).
• Correctedmeasurements sa maliit na signal waveform fi les at idinagdag mga alias formeasure direktiba fi le parameter (DDIsa06065 - bumasag 5.15.1).
• Nawastong pangangasiwa ng .JITTER directive kung saan ito ay hindi kinuha pagkatapos i-reload circuit. (DDIsa06080 - bumasag 5.15.1)
• Nawastong ang pag-parse ng VNOISE pinagmulan para sa mga parameter ng XSCALE at YSCALE at na-update ang dokumentasyon (DDIsa06090 - bumasag 5.15.1)
.
• Nawastong sa pangangasiwa ng '.TRACE' direktiba na hindi dapat maging sensitibo sa waveform 'ONOISE' kaso sa panahon ng ingay sa pagtatasa (DDIsa06106 - bumasag 5.15.1).
• Septiyembre 30, 2010 Page 14 / 23SMASH 5.15.1, kuripot 2.4.1 at ang nagkakalog 5.15.1 Bagong Tampok
• Nawastong sa pag-parse ng bipolar modelo parameter TREF kung saan ay basahin sa Kelvin sa halip na Celsius (DDIsa06137 - bumasag 5.15.1).
• Nawastong isang pag-crash na naganap kapag nagpapatakbo ng maramihang mga operating-point pagtatasa sa batch mode at nagre-redirect ang output sa isang fi le (DDIsa06161 - bumasag 5.15.1)
.
• Nawastong sa pag-save ng .FFT resulta fi le kapag & quot; average na & quot; Pinagana (DDIsa06171 - bumasag 5.15.1).
• Nawastong SNR & THD computations kapag gumanap sa isang generic na window mula sa .FFT resulta fi le (DDIsa06192 - bumasag 5.15.1).
• Nawastong nabuo ICD fi le pangalan na nai-save sa off ang isang index sa pamamagitan ng isa kapag nagpapatakbo ng Monte Carlo pagtatasa (DDIsa06211 - bumasag 5.15.1).
• Nawastong pagpapakita ng isang hindi inaasahang resulta panukalang DC fi le mensahe ng error kapag tumatakbo ang sweep at Monte-Carlo pinag-aaralan (DDIsa06234 - bumasag 5.15.1).
• Nawastong sa pangangasiwa ng mga inline na komento simula sa '$' na character sa loob ng mga kautusan (DDIsa06235 - bumasag 5.15.1).
• Nawastong pangangasiwa ng dependency sa pagitan ng init ng ulo parameter at .TEMP directive (DDIsa06245 - bumasag 5.15.1)
.
• Nawastong pangangasiwa ng UNIT = parameter para sa Hertz polinomyal paglalarawan sa modelo Laplace (DDIsa06255 - bumasag 5.15.1).
• Nawastong pangangasiwa ng circuit netlists na may pabilog na dependency library natagpuan sa ilang speci fi c library pandayan fi les na ito ay nagiging sanhi ng pag-crash (DDIsa06276 - bumasag 5.15.1).
• bumasag - Verilog & Verilog-AMS:
• Pagpapabuti:
• Ipinatupad na suporta sa Verilog ng 2001 parameter na pahayag sa hanay ng speci fi cations (DDIsa00671 - bumasag 5.15.0).
• Ipinatupad pamamahala ng Verilog & quot; $ dist_ & quot; -andar ng system para sa probabilistic distribusyon (DDIsa01729 - bumasag 5.15.0).
• Ipinatupad semantiko veri fi kation para sa Verilog gawain pagpapagana at halaga ang naipasa sa mga argumento (DDIsa01769 - bumasag 5.15.0).
• Ipinatupad semantiko veri fi kation para sa Verilog gawain pagpapagana at halaga ang naipasa sa mga argumento (DDIsa01872 - bumasag 5.15.0).
• Ipinatupad paggamit ng integer, tunay, at sa realtime oras na expression uri bilang argumento ng Verilog mga gawain ng gumagamit at mga pag-andar (DDIsa02157 - bumasag 5.15.0).
• Idinagdag static at dynamic na paghahanap ng mga in fi nite loop sa Verilog & quot; Palagi & quot; at & quot; magpakailanman & quot; pahayag na naglalaman lamang ng nonblocking pahayag takdang-aralin (DDIsa02772 - bumasag 5.15.0).
• Ipinatupad nagbigay ng isang mensahe ng babala kapag gumagamit ng real halaga sa uri ng% d format sa Verilog $ gawain display system (DDIsa02799 - bumasag 5.15.0).
• Ipinatupad na suporta sa Verilog ng 2001 module port na pahayag sa estilo ANSI (DDIsa03035 - bumasag 5.15.0).
• Ipinatupad suporta ng Verilog-A Laplace analog operator (DDIsa03060 - bumasag 5.15.0).
• Ipinatupad pamamahala ng lakas speci fi cations sa Verilog signal na pahayag (DDIsa03179 - bumasag 5.15.0).
• Ipinatupad pamamahala ng variable na deklarasyon Verilog sa block na mga pahayag (DDIsa03243 - bumasag 5.15.0).
• Pinahusay na mga Verilog pag-parse ng mga mensahe ng error kapag pagpapagana ng hindi nagbigay-alam-andar ng user (DDIsa03300 - bumasag 5.15.0).
• Ipinatupad na suporta sa Verilog ng 2001 & quot; localparam & quot; pagdeklara (DDIsa03302 - bumasag 5.15.0).
• Ipinatupad pamamahala ng variable na deklarasyon Verilog nang sunud at parallel na pahayag bloke (DDIsa03358 - bumasag 5.15.0).
• Ipinatupad nagbigay ng isang mensahe ng babala kapag naglalaman Verilog UDP tutol FL icting entry table (DDIsa03473 - bumasag 5.15.0).
• Ipinatupad ang pamamahala ng Verilog (di-) pag-block ng mga takdang-aralin na may intra pagkaantala sa pinangalanang bloke pahayag (DDIsa03649 - bumasag 5.15.0).
• Pinahusay na ang pagsasama-sama ng runtime kapag deklarasyon at paggamit ng ilang mga gawain Verilog user (DDIsa03780 - bumasag 5.15.0).
• Ipinatupad na suporta sa Verilog ng 2001 & quot; @ * & quot; pahayag (DDIsa03845 - bumasag 5.15.0).
• Ipinatupad pamamahala ng pagdudugtong expression na may pare-pareho ang halaga na kung saan ay ipinapasa sa Verilog gawain o function ng mga argumento (DDIsa03872 - bumasag 5.15.0).
• Ipinatupad na suporta sa Verilog & quot; @ (expression kaganapan) & quot; kapag expression ay naglalaman ng operator (DDIsa04093 - bumasag 5.15.0).
• Ipinatupad ang pamamahala ng Verilog & quot; 'timescale & quot; mga direktiba sa & quot; 10s & quot; at & quot; 100s & quot; unit (DDIsa04112 - bumasag 5.15.0).
• Pinahusay na mensahe ng error na ibinigay kapag kino-compile at elaborating mga modelo Verilog (DDIsa04173 - bumasag 5.15.0).
• Ipinatupad static at dynamic na paghahanap ng mga in fi nite loop sa Verilog & quot; magpakailanman & quot; pahayag (DDIsa04253 - bumasag 5.15.0).
• Ipinatupad Verilog Instantiation ng gate array kung saan ang koneksyon ay isang skeilar signal (DDIsa04689 - bumasag 5.15.0).
• -upgrade ang naka-embed na Verilog pang-parse sa paghandaan ang paraan para sa Verilog 2001, Verilog-AMS 2.3, at SystemVerilog (DDIsa04784 - bumasag 5.15.0).
• Ipinatupad ang pamamahala sa panahon ng simulation ng halaga pagkaantala pagbabago sa Verilog tuloy-tuloy na pagtatalaga pahayag (DDIsa04799 - bumasag 5.15.0).
• Ipinatupad suporta ng bit-pagpili at part-pagpipilian sa Verilog & quot; integer & quot; variable sa konteksto gilid expression kaliwang (DDIsa04853 - bumasag 5.15.0).
• Ipinatupad suporta ng bit-pagpili at part-pagpipilian sa Verilog & quot; oras & quot; variable sa konteksto gilid expression kaliwang (DDIsa04854 - bumasag 5.15.0).
• Ipinatupad na suporta sa Verilog port na pahayag na may & quot; tri0 & quot; o & quot; tri1 & quot; net-uri (DDIsa04979 - bumasag 5.15.0).
• Ipinatupad ang pamamahala ng iba't-ibang ngunit katugmang mga uri ng data para sa mga expression ang pumasa sa Verilog mga argumento ng function (DDIsa05053 - bumasag 5.15.0).
• Pinahusay na mga mensahe ng error Verilog kapag nangyari ang mismatches koneksyon sa panahon ng pagpaliwanag (DDIsa05640 - bumasag 5.15.0).
• Ipinatupad ang pamamahala ng Verilog $ stop at $ fi nish sistema ng mga gawain tulad ng pag-andar na pahayag (DDIsa05743 - bumasag 5.15.0).
• Mga Tampok:
• Ipinatupad ang pamamahala ng Verilog signal part-seleksyon bilang aktwal na mga koneksyon sa output port (DDIsa05748 - bumasag 5.15.0).
• Ipinatupad SDF anotasyon sa paghawak sa Verilog & quot; $ setuphold & quot; may negatibong & quot; setup & quot; o & quot; matagal & quot; halaga (DDIsa05947 - bumasag 5.15.0).
• Ipinatupad paghawak sa Verilog-A ng maramihang mga analog bloke (DDIsa05984 - bumasag 5.15.0).
• Ipinatupad nagbigay ng isang mensahe ng error kapag gumagamit ng Verilog mga de-koryenteng port bilang nasa kaliwang bahagi bahagi ng tuluy-tuloy na pagtatalaga pahayag (DDIsa05997 - bumasag 5.15.0).
• Ipinatupad na suporta sa keyword na 'sign' sa Verilog rehistro na pahayag (DDIsa03766 - bumasag 5.15.1).
• Ipinatupad ng suporta para sa Verilog pagkaantala anotasyon gamit ang mga naka-compress (gzip) SDF fi les. (DDIsa05504 - bumasag 5.15.1)
• Ipinatupad ng suporta para sa Verilog PATHPULSE $ parameter na may limitasyon sa pagtanggi (DDIsa06094 - bumasag 5.15.1).
• Pinahusay na pangangasiwa ng multi-threading para sa Verilog-AMS paglalarawan analog (DDIsa06200 - bumasag 5.15.1).
• Modi fi cations:
• Inalis ang limitasyon sa 32 bit sa mga halaga ng parameter Verilog para sa binary, octal at hexadecimal literals (DDIsa01718 - bumasag 5.15.0).
• Modi fi ed Verilog display ng oras ng halaga na ay limitado sa 32 bit at na nagbibigay-daan na ngayon ang 64 bit na halaga (DDIsa02841 - bumasag 5.15.0).
• Modi fi ed Verilog gawain portsmanagement upang kumilos tulad ng Verilog variable na gawain na may kinalaman sa & quot; awtomatikong & quot; style (DDIsa03960 - bumasag 5.15.0)
.
• Modi fi ed compilation pangangasiwa ng mga modelo Verilog na may malaking (tulad ng 2000) bilang ng mga parameter na pahayag na dating nabigong mag-compile (DDIsa04122 - bumasag 5.15.0).
• Modi fi ed compilation pangangasiwa ng mga modelo Verilog na may malaking (tulad ng 200000) bilang ng mga pahayag sa & quot; paunang & quot; o & quot; Palagi & quot;
• bloke na dating nabigong mag-compile (DDIsa04525 - bumasag 5.15.0).
• Modi fi ed pangangasiwa ng library modelo Verilog nang sa gayon ay hindi wasto o hindi pa sinusuportahan ang modelo ay hindi maiwasan ang paggamit ng iba pang mga modelo (DDIsa05604 - bumasag 5.15.0).
• Modi fi ed Verilog mga mensahe upang ang posisyon ng source code kung saan ang error naganap ang maaaring ipakita na may naki-click na link (DDIsa05944 - bumasag 5.15.0).
• Modi fi ed henerasyon ng operating-point fi le sa gayon ang data na iyon logic na may kaugnayan ay hindi output sa pamamagitan ng default at maaaring paganahin sa pamamagitan ng mga kagustuhan ng application (DDIsa05154 - bumasag 5.15.1).
• Modi fi ed pangangasiwa ng mga signal ng logic sa isang Verilog circuit hierarchy ng pagkonekta Spice sub-circuits upang hindi makalikha ng mga hindi kinakailangang mga aparato interface (DDIsa05442 - bumasag 5.15.1).
• Mga pinalawak na paggamit ng Verilog mintypmax expression upang ang mga ito ay hindi pinaghigpitan sa mga halaga ng mga parameter (DDIsa06029 - bumasag 5.15.1).
• Idinagdag link nawawalang pinagmulan sa mensahe ng error na ibinigay upang mag-ulat fi le kapag nagpapahayag ng ilang mga variable Verilog / wire na may parehong pangalan (DDIsa06040 - bumasag 5.15.1).
• Page 17/23 Setyembre 30, 2010New Mga Tampok bumasag 5.15.1, kuripot 2.4.1 at ang nagkakalog 5.15.1
• Modi fi ed pangangasiwa ng babala ukol sa paggamit ng default na Verilog timescale upang ito ay ibinigay lamang kapag ang timescale ay ginagamit ng mga module (DDIsa06050 - bumasag 5.15.1)
.
• Modi fi ed pangangasiwa ng pinagsama-sama paglalarawan logic nang sa gayon ay ma-load ang BSM intermediate fi les kapag ang Verilog source code ay hindi magagamit (DDIsa06186 - bumasag 5.15.1).
• Pinahusay na Verilog mga mensahe ng error sa kaso ng hindi kilalang function ng system, hindi suportado pag-andar ng system at hindi sinusuportahan ang mga estilo ng tawag (DDIsa06188 - bumasag 5.15.1).
• Na-optimize ang pamamahala ng maramihang mga pag-block nagtatalaga sa isang signal sa parehong delta-ikot ng (DDIsa06281 - bumasag 5.15.1).
• Bug fi Xing:
• Nawastong isang pag-crash na naganap kapag ang isang Verilog scalarmodule input pagpapahayag ay redeclared bilang isang vector wire (DDIsa02987 - bumasag 5.15.0).
• Nawastong ang checking sa Verilog-A ng mathematical mga uri ng operand (DDIsa03019 - bumasag 5.15.0).
• Nawastong pangangasiwa ng inaabangan ang panahon na pahayag ng Verilog signal (DDIsa03068 - bumasag 5.15.0).
• Nawastong suporta sa Verilog-A ng fi sa mga halaga nite sa loob ng hanay ng parameter speci fi cations (DDIsa03251 - bumasag 5.15.0).
• Nawastong pamamahala ng Spice sa Verilog Instantiation kapag pagpasa sa Spice tunay na mga parameter sa Verilog mga parameter ng integer (DDIsa03293 - bumasag 5.15.0).
• Nawastong pangangasiwa ng Verilog pare-pareho ang halaga ng 2147483648 na dating nabigong mag-compile (DDIsa03746 - bumasag 5.15.0).
• Nawastong isang pag-crash na maaaring mangyari dahil sa isang uncaught kataliwasan sa isang modelo Verilog (DDIsa03931 - bumasag 5.15.0).
• Nawastong isang compilation error kapag ang isang Verilog gawain output argument ay ipapasa sa isang sub-gawain ng pagpapagana (DDIsa03963 - bumasag 5.15.0).
• Nawastong pangangasiwa ng pagtatasa ng coverage sa Verilog expression na naglalaman ng logic at tunay na mga argumento (DDIsa05199 - bumasag 5.15.0).
• Nawastong pagsusuri ng Verilog pagtitiklop expression kung saan ang constant ay zero (DDIsa05227 - bumasag 5.15.0).
• Nawastong pangangasiwa ng inaabangan ang panahon na pahayag ng Verilog variable (DDIsa05232 - bumasag 5.15.0).
• Nawastong isang pag-crash na naganap sa Verilog-A kapag gumagamit ng isang input array sa isang analog function. (DDIsa05431 - bumasag 5.15.0)
• Nawastong sa pangangasiwa ng mga negatibong mga halaga para sa Verilog mga saklaw port (DDIsa05520 - bumasag 5.15.0).
• Nawastong ang pag-compute ng analog kapangyarihan kapag Spice device ay direktang instantiated mula sa Verilog-A (DDIsa05921 - bumasag 5.15.0).
• Nawastong pagtatalaga ng Verilog tunay na mga parameter sa VHDL integer generics kung saan ang halaga ay naputol sa halip na bilugan (DDIsa05948 - bumasag 5.15.0).
• Nawastong pag-uugali ng Verilog Mos Lilipat sa gayon ay maparami sila nagbabago ang lakas ng pag-input kahit na walang nangyayari gilid antas (DDIsa05949 - bumasag 5.15.0).
• Mga Tampok:
• Nawastong pag-uugali ng Verilog & quot; $ hold na & quot; at & quot; $ pagbawi & quot; timing-check function na maaaring mag-ulat ng maling paglabag sa pagsisimula ng simulation (DDIsa05993 - bumasag 5.15.0).
• Nawastong ang pangalan ng Spice primitives isine at vsine na hindi load tulad ng inilarawan sa LRM (DDIsa06009 - bumasag 5.15.0).
• Nawastong pagsisimula ng Laplace modelo ng function na maaaring hindi tama sa panahon ng pag-aaral operating-point (DDIsa06026 - bumasag 5.15.0)
.
• Nawastong nagti-trigger ng pagiging sensitibo sa Verilog variable na nakatalaga sa ilang mga beses sa isang solong delta-ikot ng (DDIsa04932 - bumasag 5.15.1).
• Nawastong sa pangangasiwa ng mga hindi nagamit na mga lambat sa Verilog-A mga paglalarawan na nilikha ng mga entry sa matrix at sanhi ng mga problema tagpo (DDIsa05229 - bumasag 5.15.1).
• Nawastong ang Verilog-A laplace operator na maaaring magdulot dif fi culties sa Fi nd isang operating-point (DDIsa06027 - bumasag 5.15.1).





• Pagpapabuti:




• Pagpapabuti:



• Pagpapabuti:



• Pagpapabuti:


• PAPELES: